“capitulo4”

livro/capitulos/4_ConjuntoDeInstrucoes.asc

@@ -49,16 +49,16 @@ Neste caso, a instrução a ser decodificada pela Unidade de Controle precisará
 .ISA baseado em Acumulador
 image::images/cap4/fig_acumulador.jpg[scaledwidth=“50%"] 
 
-Na sequência, a terceira arquitetura mais complexa é chamada Arquitetura Load/Store ou Registrador-Registrador.
+Na sequência, a terceira arquitetura mais complexa é chamada Arquitetura Load/Store ou Registrador-Registrador (<<fig_regreg>>).
 Nesta arquitetura, todas operações lógicas e aritméticas executadas pela ULA são provenientes de dois registradores a serem determinados pela instrução.
 A única forma de acessar dados da memória é através de instruções especiais para escrever na memória (store) ou para trazer um dado da memória para um registrador (load).
 Assim, toda instrução a ser decodificada pela CPU deverá indicar o endereço de dois registradores que serão utilizados na operação lógica ou aritmética, ou um endereço de memória se a instrução for um load ou um store.
 
-[[fig_regmem]]
+[[fig_regreg]]
 .ISA Registrador-Registrador
 image::images/cap4/fig_regreg.jpg[scaledwidth=“50%"] 
 
-Por último, a mais complexa arquitetura é a Registrador-Memória.
+Por último, a mais complexa arquitetura é a Registrador-Memória (<<fig_regmem>>).
 Esta arquitetura permite que a ULA execute operações lógicas e aritméticas envolvendo ao mesmo tempo um registrador indicado pela instrução e um conteúdo proveniente da memória.
 Esse tipo de instrução deve então trazer em seu conteúdo o código do registrador a ser utilizado e o endereço de memória do segundo dado.