-
Notifications
You must be signed in to change notification settings - Fork 11
Capítulo 23: ACC: Apollo CPU Core
Juan Gonzalez-Gomez edited this page Aug 23, 2016
·
8 revisions
VER VIDEO:
- Fecha: 2016/Agosto/23
Presentación del proyecto ACC: Apolo CPU Core: La CPU original del apollo en Verilog, para sintetizarse en FPGAs libres. Es un proyecto que está en desarrollo. Empezaremos por un core mínimo, el ACC0, que sólo implementa una partes del mapa de memoria. Poco a poco se irán creando sucesivas versiones: ACC1, ACC2, ACC3... cada vez con más funcionalidad.
- Aprender una CPU tan mítica como la del Apollo
- Utilizarla en nuestros proyectos y robots :-)
- Wiki del proyecto ACC, en github
- Noticia sobre la publicación del código del Apollo en Github
- Repositorio del Apollo Guidance Computer (AGC) en github
- VirtualAGC: Apollo Guidance Computer Software. Herramientas para trabajar con la cpu del Apollo
- Proyecto Icestorm: Herramientas libres para sintetizar diseños en FPGAs
- Procesador simplez en FPGA
- Platformio + FPGA
- Icestudio: programación visual de hardware en FPGA
- Platformio + Símplez
- Tarjeta IceZUM Alhambra. FPGA para todos
- Diseño paramétrico de piezas en FreeCAD
- Ubuntu Phone y FPGAs
- Esquema de la Icezum Alhambra migrado a Kicad
- Modelos 3D en Freecad para Kicad
- Icezum Alhambra V1.0K
- ACC: Apollo CPU Core
- Teselación de Penrose (P2)
- ACC1: Apollo CPU Core 1
- Probando el analizador lógico compatible Saleae con la FPGA
- FPGA: La placa Alhambra-II
- Etiquetas en Icestudio
- FPGAs: Control de LEDs
- FPGAs: SPI esclavo (1/2)
- FPGAs: SPI esclavo (2/2)
- FPGAs: SPI maestro (1/2)
- FPGAs: SPI maestro (2/2)
- FPGAs: Display SPI de 4 dígitos de 7 segmentos
- FPGAs: Máquina de contar. Controlador para Display SPI
- FPGAs: Edición de submódulos en Icestudio 0.5-dev
- Webserial y FPGAs
- Componentes virtuales y FPGA
- FPGAs y Memoria (I): Del biestable D al registro
- FPGAs y Memoria (II): Banco de registros
- FPGAs y Memoria (III): Memorias síncronas
- FPGAs y Memoria (VI): Aplicación: Secuencia programable en los LEDs
- FPGAs y Memoria (V): Aplicación: Volcado de memoria al PC
- FPGAs y Memorias (VI): Mapeo de recursos en memoria
- FPGAs y Pulsadores (I). Etapas de procesamiento de las entradas
- FPGAs y Pulsadores (II). La etapa física: pulsadores y placas
- FPGAs y Pulsadores (III). Etapas 1 y 2: Pull-ups y pull-downs
- FPGAs y Pulsadores (IV). Etapa 3: Sincronización
- FPGAs y Pulsadores (V). Etapa 4: Normalización
- FPGAs y Pulsadores (VI). Etapa 5: Antirrebotes
- FPGAs y Pulsadores (VII). Ejemplos de uso
- (-54). Colección iceK. FPGAs y contantes