Skip to content

Capítulo 31: FPGAs: SPI esclavo (Parte 2 de 2)

Jump to bottom Edit New page
Juan Gonzalez-Gomez edited this page Jun 14, 2019 · 5 revisions

Vídeo

  • Fecha: 2019/Junio/14

Haz click en la imagen para ver el vídeo en Youtube

Click to see the youtube video

Descripción

Aprenderemos a hacer periféricos por el bus SPI, para que un maestro acceda a ellos. La comunicación maestro - periférico se implementa mediante comandos. Típicamente el esclavo tiene una serie de registros, mapeados en direcciones de memoria, a los que el maestro accede para leerlos o escribirlos

Contenido

Instrucciones

Para hacer los ejemplos mostrados en este videoblog necesitarás:

SPI esclavo

Toda la información está disponible en el Cuaderno Técnico 5: SPI esclavo

Autor

Licencia

Créditos y agradecimientos

(TODO)

Enlaces

Add a custom footer

Inicio
(Capítulos 1-11)

VideoBlogs

  1. Proyecto Icestorm: Herramientas libres para sintetizar diseños en FPGAs
  2. Procesador simplez en FPGA
  3. Platformio + FPGA
  4. Icestudio: programación visual de hardware en FPGA
  5. Platformio + Símplez
  6. Tarjeta IceZUM Alhambra. FPGA para todos
  7. Diseño paramétrico de piezas en FreeCAD
  8. Ubuntu Phone y FPGAs
  9. Esquema de la Icezum Alhambra migrado a Kicad
  10. Modelos 3D en Freecad para Kicad
  11. Icezum Alhambra V1.0K
  12. ACC: Apollo CPU Core
  13. Teselación de Penrose (P2)
  14. ACC1: Apollo CPU Core 1
  15. Probando el analizador lógico compatible Saleae con la FPGA
  16. FPGA: La placa Alhambra-II
  17. Etiquetas en Icestudio
  18. FPGAs: Control de LEDs
  19. FPGAs: SPI esclavo (1/2)
  20. FPGAs: SPI esclavo (2/2)
  21. FPGAs: SPI maestro (1/2)
  22. FPGAs: SPI maestro (2/2)
  23. FPGAs: Display SPI de 4 dígitos de 7 segmentos
  24. FPGAs: Máquina de contar. Controlador para Display SPI
  25. FPGAs: Edición de submódulos en Icestudio 0.5-dev
  26. Webserial y FPGAs
  27. Componentes virtuales y FPGA
  28. FPGAs y Memoria (I): Del biestable D al registro
  29. FPGAs y Memoria (II): Banco de registros
  30. FPGAs y Memoria (III): Memorias síncronas
  31. FPGAs y Memoria (VI): Aplicación: Secuencia programable en los LEDs
  32. FPGAs y Memoria (V): Aplicación: Volcado de memoria al PC
  33. FPGAs y Memorias (VI): Mapeo de recursos en memoria
  34. FPGAs y Pulsadores (I). Etapas de procesamiento de las entradas
  35. FPGAs y Pulsadores (II). La etapa física: pulsadores y placas
  36. FPGAs y Pulsadores (III). Etapas 1 y 2: Pull-ups y pull-downs
  37. FPGAs y Pulsadores (IV). Etapa 3: Sincronización
  38. FPGAs y Pulsadores (V). Etapa 4: Normalización
  39. FPGAs y Pulsadores (VI). Etapa 5: Antirrebotes
  40. FPGAs y Pulsadores (VII). Ejemplos de uso
  41. (-54). Colección iceK. FPGAs y contantes
Clone this wiki locally